基于FPGA的32位嵌入式處理器的解決方案

讓我們來(lái)分別看一下可利用IP內核滿(mǎn)足典型應用性能要求的三種以太網(wǎng)子系統的例子。每種設計具有不同的系統架構:包括處理器配置、以太網(wǎng) MAC IP配置以及存儲器接口。此外，這些例子還突出了可與這些硬件子系統配合使用的不同TCP/IP軟件協(xié)議棧。由于硬件構建模塊和軟件層都是可定制的，因此您可以根據應用的需要對這些系統進(jìn)行增減。

簡(jiǎn)化以太網(wǎng)子系統

對于遠程監視或控制應用中所需要的簡(jiǎn)單網(wǎng)絡(luò )接口來(lái)說(shuō)，如圖3所示的最小化網(wǎng)絡(luò )子系統就足夠了。在此類(lèi)應用中，TCP/IP性能要求較低(<1Mbps)，因此LwIP(簡(jiǎn)化版互聯(lián)網(wǎng)協(xié)議棧)這樣的小TCP/IP協(xié)議棧(不需要RTOS實(shí)時(shí)操作系統)就足夠了。

圖3：規模最小的以太網(wǎng)系統。

這可以使用不間斷的以太網(wǎng)Lite IP在簡(jiǎn)單的查詢(xún)模式下實(shí)現。全部軟件，包括簡(jiǎn)單的應用層，可全部存儲在FPGA中的本地存儲器中。如圖3中所示，其它需要的I/O接口，RS-232 UART和GPIO，可以增加到基本子系統中。

圖4：典型的10/100以太網(wǎng)系統架構。

通過(guò)對圖3中的最小系統做一定的修改，可以實(shí)現更高TCP/IP吞吐能力(10-50Mbps)，并轉向如圖4所示的更為典型的10/100以太網(wǎng)解決方案。主要的變化有：

1. 為以太網(wǎng)MAC增加直接存儲器訪(fǎng)問(wèn)(DMA)引擎，實(shí)現中斷驅動(dòng)；

2. 為系統增加外部存儲器，為處理器增加緩存；

3. 更復雜的TCP/IP棧，如Linux(Clinux)系統TCP/IP協(xié)議棧。

對于需要100Mbps以上TCP/IP吞吐能力的應用，可以考慮硬IP或軟IP內核方式提供的三模式以太網(wǎng)MAC(圖5)。為獲得高端應用所需要的500Mbps以上的吞吐能力，需要像分散/匯聚DMA(SGDMA)等高級DMA技術(shù)，以及包括數據重排引擎(DRE)和校驗和卸載 (CSO)等FPGA硬件加速器技術(shù)。

為滿(mǎn)足千兆以太網(wǎng)對更高數據吞吐率的需求，可能需要更高性能的嵌入式(硬)處理器或FPGA上實(shí)現的可定制軟處理器，以及更大的緩沖容量、如16Kbit指令和數據緩存。就軟件平臺來(lái)說(shuō)，Linux、VxWorks、Integrity和QNX等軟件平臺中的高級TCP/IP棧支持諸如零拷貝和校驗和旁路等功能。

包括硬件和軟件在內的許多因素都會(huì )影響到TCP性能，并進(jìn)而影響系統TCP吞吐能力。這些因素包括：

1. 處理器，包括頻率、功能和緩存

a. 頻率：TCP/IP協(xié)議通常需要將載荷從用戶(hù)緩存拷貝到協(xié)議�？刂频木彺�，然后再將其拷貝到以太網(wǎng)MAC的FIFO中去。這些存儲器拷貝操作有些是以軟件方式完成的，因此需要處理器的處理周期。同時(shí)處理器還參與TCP校驗和的計算，計算過(guò)程中需要將整個(gè)數據包從存儲器讀出。更快的處理器配合更快的存儲器能在更短的時(shí)間內完成這些操作，從而可以保持較高的數據速率；

b. 功能：TCP/IP協(xié)議棧需要對數據包的包頭和載荷進(jìn)行訪(fǎng)問(wèn)處理。做為包頭處理的一部分，典型的訪(fǎng)問(wèn)包括讀取包頭信息的特定位。因此每個(gè)數據包的處理過(guò)程都需要相當多的移位操作。此外在處理每個(gè)數據包時(shí)都需要進(jìn)行乘法操作。在可配置的處理器中，必須開(kāi)啟完成移位或乘法的指令才能獲得更高的性能；

c. 緩存：數據包從以太網(wǎng)MAC被拷貝到存儲器中之后，將會(huì )通過(guò)TCP/IP協(xié)議棧的不同層。然后TCP/IP棧中的數據包處理代碼會(huì )被執行。將所有代碼和數據包讀到緩存中會(huì )大大提高處理器效率并提高以太網(wǎng)帶寬。

2. 存儲器

存儲器訪(fǎng)問(wèn)時(shí)間和延遲對于系統性能有巨大的影響。典型應用中，TCP/IP應用并不存儲在本地存儲器中，程序和數據存儲在外部存儲器中。存取數據和指令所花費的時(shí)間對于性能有很大影響。存儲器因素通常與緩存大小有關(guān)。提高指令和數據緩存大小有助于減輕外部存儲器延遲和存取時(shí)間所帶來(lái)的影響。

3. 以太網(wǎng)MAC

在FPGA中實(shí)現的以太網(wǎng)MAC外設提供了很大的靈活性，特別是在工作模式(無(wú)DMA與SGDMA)、數據包FIFO深度、DRE支持、CSO支持以及超大幀支持方面。每一項都會(huì )影響到MAC所需要的資源，以及其能夠從處理器分流的功能多少，從而對整體性能造成影響。

4. TCP/IP協(xié)議棧

靈活的優(yōu)化TCP/IP協(xié)議棧是影響系統性能的重要因素。對硬件CSO和零拷貝API(數據不需要從應用拷貝到協(xié)議棧緩存)以及可配置棧選項等TCP/IP棧功能的支持可幫助提高系統性能。

5. 信息多少

信息(應用數據)的大小是影響性能的另一個(gè)因素。隨著(zhù)信息減少，TCP/IP協(xié)議頭(如TCP、IP和以太網(wǎng)頭)的開(kāi)銷(xiāo)增加，從而會(huì )減小總體的數據載荷吞吐能力。

大多數應用對于成本、性能和功能都有一組基本的需求。當為特定應用設計產(chǎn)品時(shí)，設計人員必須在這些需求之間進(jìn)行正確的折衷，然而，為了適應市場(chǎng)條件，這些要求在產(chǎn)品生命周期內可能會(huì )發(fā)生變化。采用靈活可配置的平臺能夠在不改變設計平臺或供應商的情況下根據需要對這些要求進(jìn)行重新平衡。容－源－電－子－網(wǎng)－為你提供技術(shù)支持