超詳細的FPGA芯片解讀(圖文)

近日，有媒體報道稱(chēng)，北京微電子技術(shù)研究所日前成功研制出國內首個(gè)自主可控的宇航用千萬(wàn)門(mén)級高性能高可靠FPGA（現場(chǎng)可編程門(mén)陣列）芯片。

FPGA一直是國內的短板，市場(chǎng)基本被國外壟斷。據統計，2017年國內超過(guò)100億元的FPGA市場(chǎng)中，國產(chǎn)市占率僅為4%。目前，全球FPGA市場(chǎng)基本被四大巨頭壟斷：Xilinx（賽靈思）、Intel（英特爾，此前收購了Altera）、Lattice（萊迪思）、Microsemi(美高森美)。國內FPGA廠(chǎng)商有高云半導體、京微齊力、上海安路、紫光同創(chuàng )、AGM和上海復旦微等。

：紫光同創(chuàng )

隨著(zhù)消費電子和通信等終端設備需求總量的增長(cháng)，人工智能、大數據、云計算、智能汽車(chē)以及物聯(lián)網(wǎng)邊緣計算的發(fā)展，對FPGA的需求也將大增。相比于CPU、GPU，FPGA并不廣為大眾所熟知。接下來(lái)我們也為您簡(jiǎn)單介紹下這一“萬(wàn)能芯片”。

什么是FPGA？

FPGA是英文Field Programmable Gate Array的縮寫(xiě)，即現場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。

FPGA利用小型查找表（16×1RAM）來(lái)實(shí)現組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅動(dòng)其他邏輯電路或驅動(dòng)I/O，由此構成了既可實(shí)現組合邏輯功能又可實(shí)現時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線(xiàn)互相連接或連接到I/O模塊。

FPGA的邏輯是通過(guò)向內部靜態(tài)存儲單元加載編程數據來(lái)實(shí)現的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現的功能，FPGA允許無(wú)限次的編程。

FPGA的特點(diǎn)

1.采用FPGA設計ASIC電路（專(zhuān)用集成電路），用戶(hù)不需要投片生產(chǎn)，就能得到合用的芯片。

2.FPGA可做其它全定制或半定制ASIC電路的中試樣片。

3.FPGA內部有豐富的觸發(fā)器和I/O引腳。

4.FPGA是ASIC電路中設計周期最短、開(kāi)發(fā)費用最低、風(fēng)險最小的器件之一。

5.FPGA采用高速CMOS工藝，功耗低，可以與CMOS、TTL電平兼容。

FPGA編程技術(shù)

目前，市場(chǎng)上有三種基本的FPGA編程技術(shù)：SRAM、反熔絲、Flash。其中，SRAM是迄今為止應用范圍最廣的架構，主要因為它速度快且具有可重編程能力，而反熔絲FPGA只具有一次可編程能力�；�于Flash的FPGA是比較新的技術(shù)，也能提供可重編程功能。

基于SRAM的FPGA器件經(jīng)常帶來(lái)一些其他的成本，包括啟動(dòng)PROMS支持安全和保密應用的備用電池等�；�于Flash和反熔絲的FPGA沒(méi)有這些隱含成本，因此可保證較低的總系統成本。

1.基于SRAM的FPGA

這類(lèi)產(chǎn)品是基于SRAM結構的可再配置型器件，通電時(shí)要將配置數據讀入片內SRAM中，配置完成就可進(jìn)入工作狀態(tài)。斷電后SRAM中的配置數據丟失，FPGA內部邏輯關(guān)機也隨之消失，這種基于SRAM的FPGA可反復使用。

2.反熔絲FPGA

采用反熔絲編程技術(shù)的FPGA內部具有反熔絲陣列開(kāi)關(guān)結構，其邏輯功能的定義由專(zhuān)用編程器根據設計實(shí)現所給出的數據文件，對其內部反熔絲真累進(jìn)行燒錄，從而使器件實(shí)現相應的邏輯功能。

這種器件的缺點(diǎn)是只能一次性編程，有點(diǎn)是具有高抗干擾性和低功耗，適合于要求高可靠性、高保密性的定型產(chǎn)品。

3.基于Flash的FPGA

在這類(lèi)FPGA器件中集成了SRAM和非易失性EEPROM兩類(lèi)存儲結構。其中SRAM用于在器件正常工作時(shí)對系統進(jìn)行控制，而EEPROM則用來(lái)裝載SRAM。由于這類(lèi)FPGA將EEPROM集成在基于SRAM工藝的現場(chǎng)可編輯器件中，因而可以充分發(fā)揮EEPROM的非易失性和SRAM的重配置性。

斷電后，配置信息保存在片內的EEPROM重，因此不需要片外的配置芯片，有助于降低系統成本、提高設計的安全性。

FPGA芯片結構

FPGA芯片主要由三部分組成，分別是IOE（inputoutputelement，輸入輸出單元）、LAB（logicarrayblock，邏輯陣列塊，對于Xilinx稱(chēng)之為可配置邏輯塊CLB）和Interconnect（內部連接線(xiàn)）。

1.IOE

IOE是芯片與外部電路的物理接口，主要完成不同電氣特性下輸入/輸出信號的驅動(dòng)與匹配要求，比如從基本的LVTTL/LVCMOS接口到PCI/LVDS/RSDS甚至各種各樣的差分接口，從5V兼容到3.3V/2.5V/1.8V/1.5V的電平接口，下面是ALTERA公司的CycloneIVEP4CE115F29設備的IOE結構。

FPGA的IOE按組分類(lèi)，每組都能夠獨立地支持不同的I/O標準，通過(guò)軟件的靈活配置，可匹配不同的電器標準與IO物理特性，而且可以調整驅動(dòng)電流的大小，可以改變上/下拉電阻，CycloneIV設備有8個(gè)IOblank（組），見(jiàn)下圖：

2.LAB

LAB是FPGA的基本邏輯單元，其實(shí)際的數量和特性依據所采用的器件的不同而不同，EP4CE115F29設備的每個(gè)LAB的布局包括16個(gè)LE、LAB控制信號、LEcarrychains、Registerchains和Localinterconnect，其LAB結構圖如下：

LE是CycloneIV設備最小的邏輯單元，每個(gè)LE主要有LUT和寄存器組成的。

查找表LUT（Look-Up-Table）其本質(zhì)是一個(gè)靜態(tài)存儲器SRAM，目前FPGA多采用4輸入的LUT，每個(gè)LUT可以看作一個(gè)有4位地址線(xiàn)的16x1的RAM。當我們通過(guò)原理圖或HDL語(yǔ)言描述了一個(gè)邏輯電路后，FPGA開(kāi)發(fā)軟件會(huì )自動(dòng)計算邏輯電路的所有可能的結果，并把結果事先寫(xiě)入RAM。

這樣，在FPGA工作時(shí)，每輸入一個(gè)信號進(jìn)行邏輯運算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對應的內容，然后輸出。

3.Interconnect

FPGA內部連接線(xiàn)很豐富，根據數據手冊的描述，主要有Rowinterconnect、columninterconnect、Directlinkinterconnect、Localinterconnect和Registerchaininterconnect（寄存器之間連接的連接線(xiàn)）。

內部連接線(xiàn)聯(lián)通FPGA內部的所有單元，而連線(xiàn)的長(cháng)度和工藝決定著(zhù)信號再連接線(xiàn)上的驅動(dòng)能力和傳輸速度。在實(shí)際開(kāi)發(fā)中，設計者不需要直接選擇連接線(xiàn)，布局布線(xiàn)器可自動(dòng)地根據輸入邏輯網(wǎng)表（這由綜合生成）的拓撲結構和約束條件選擇連接線(xiàn)來(lái)連通各個(gè)邏輯單元，所以，從本質(zhì)上來(lái)說(shuō)，布線(xiàn)資源的使用方法和設計的結果有密切和直接、直接的關(guān)系。容－源－電－子－網(wǎng)－為你提供技術(shù)支持